PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-327898

(43)Date of publication of application: 30.11.1999

(51)Int.CI.

G06F 9/32 G05B 19/05 G06F 9/38 G06F 11/28

(21)Application number: 10-124857

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

07.05.1998

(72)Inventor: TSUNODA HIROAKI

OYAMADA HIDEO


NISHII TSUTOMU

(54) CONTROL INSTRUCTION PROCESSOR

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a control instruction processor by which an instruction is executed at high speed by shortening a time from instruction decoding to access to a memory device

SOLUTION: An address generating part 2 fetches the instruction which is outputted from the memory device 3 to a data line 5 by the timing of an instruction fetching from an instruction executing part 1, an address is generated in parallel with the instruction fetching and decoding by the executing part 1 and stored in an address storing register 22C and the instruction executing part 1 accesses the memory device 3 by a generated address value and fetches data. The address is generated in parallel with the instruction fetching and decoding so that the instruction is executed at high speed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(12)公開特許公報(A) (11)特許出願公開番号

特開平11-327898

(43)公開日	平成11年	(1999)	11月30日


(51) Int. C I. 6 G 0 6 F	9/32	識別記 号 3 2 0		F I G 0 6 F	9/32	3 2 0	J	
G 0 5 B	19/05				9/38	3 1 0	В	
G 0 6 F	9/38	3 1 0		0055	11/28		L	
	11/28			G 0 5 B	19/05		F	•
	審査請求	未請求 請求項の数	8 OL			(全)	5頁)	
(21)出願番号	特別	類平10-124857		(71)出願人				
(22) 出願日	出願日 平成10年(1998)5月7日			三菱電機株式会社 東京都千代田区丸の内二丁目2番3号				
	•			(72)発明者 角田 裕明 東京都千代田区丸の内二丁目2番3号 三菱 電機株式会社内				
			(72) 発明者	引者 小山田 英夫 東京都千代田区丸の内二丁目2番3号 三菱 電機株式会社内				
				(72) 発明者	東京都		丸の内二丁目2番	番3号 三菱
				(74)代理人	、 弁理士	: 大岩 」	曾雄	

(54) 【発明の名称】制御命令処理装置

(57)【要約】

【課題】 従来の命令実行のフローは、命令をフェッ チ、デコードした後、アドレスを生成し、メモリ装置へ のアクセスを行ってデータを取込み演算を行うフローで あるが、メモリ装置にアクセスするには、命令デコード とメモリ装置へのアクセスの間に必ずアドレスを生成す る必要があり、その分命令実行が遅くなる。

【解決手段】 命令実行部1からの命令フェッチのタイ ミングでメモリ装置3からデータ線5に出力される命令 をアドレス生成部2が取込み、命令実行部1による命令 フェッチ、デコードと並列にアドレスを生成してアドレ ス格納レジスタ22cに格納し、命令実行部1は生成さ れたアドレス値でメモリ装置3ヘアクセスしてデータを 取り込む。命令フェッチ、デコードと並列にアドレスを 生成するので命令実行が髙速化される。



2

【特許請求の範囲】

【請求項1】 命令を実行する命令実行部と、命令およ び命令実行で使用するデータを格納するメモリ装置と、 命令のオペランドから上記メモリ装置のデータ領域へア クセスするためのアドレスを生成するアドレス生成部と を備え、上記命令実行部による命令のフェッチおよびデ コードと並列に上記アドレス生成部で上記フェッチした 命令のオペランドからアドレスを生成し、この生成した アドレスに対応する上記メモリ装置のデータ領域にアク セスするようにしたことを特徴とする制御命令処理装 置。

1

【請求項2】 請求項1記載の制御命令処理装置におい て、アドレス生成部に、フェッチした命令のオペランド がメモリ装置の使用領域を指定しているか否かをチェッ クするチェック機能を設け、そのチェック結果に応じて 上記メモリ装置へのアクセスを中止することを特徴とす る制御命令処理装置。

【請求項3】 請求項1記載の制御命令処理装置におい て、アドレス生成部に、生成したアドレスが設定したア ドレスの範囲内か否かをチェックするチェック機能を設 20 レジスタの集まりである演算用レジスタファイル 13 け、そのチェック結果に応じて上記メモリ装置へのアク セスを中止することを特徴とする制御命令処理装置。

【請求項4】 請求項1記載の制御命令処理装置におい て、アドレス生成部に、フェッチした命令のオペランド がメモリ装置のライト禁止領域を指定しているか否かを チェックするチェック機能を設け、そのチェック結果に 応じて上記メモリ装置へのライトアクセスを中止するこ とを特徴とする制御命令処理装置。

【請求項5】 請求項1記載の制御命令処理装置におい 実行するためのアドレスと一致しているか否かをチェッ クするチェック機能を設け、そのチェック結果に応じて デバッグモードに移行することを特徴とする制御命令処 理装置。

【請求項6】 請求項1記載の制御命令処理装置におい て、上記アドレス生成部に、命令をフェッチするアドレ スがデバッグを実行するためのアドレスと一致している か否かをチェックするチェック機能を設け、そのチェッ ク結果に応じてデバッグモードに移行することを特徴と する制御命令処理装置。

【請求項7】 請求項1~6のいずれか1項に記載の制 御命令処理装置において、命令実行部からのアドレスで メモリ装置へアクセスするか、または、アドレス生成部 で生成したアドレスで上記メモリ装置にアクセスするか を切り替える切替手段を設け、命令フェッチの場合は、 命令実行部からのアドレスでメモリ装置へアクセスし、 上記メモリ装置のデータ領域にアクセスする場合は、上 記アドレス生成部で生成したアドレスで上記メモリ装置 にアクセスするよう切り替えることを特徴とする制御命 令処理装置。

【請求項8】 請求項1~7のいずれか1項に記載の制 御命令処理装置において、チェック機能でのチェック結 果がメモリ装置へのアクセス中止、または、デバッグモ ードへの移行の場合、アドレス生成部は命令実行部に割 り込み通知をしてアクセス中止、または、デバッグモー ドへの移行を行うようにしたことを特徴とする制御命令 処理装置。

【発明の詳細な説明】

[0001]

10 【発明の属する技術分野】この発明は、産業用プラント コントローラ等に使用される制御命令を実行する制御命 令処理装置に関するものである。

[0002]

【従来の技術】図18は特開平9-231073号公報 に記載されている制御命令処理装置の構成図である。図 において、1は命令実行部であり、後述するメモリ装置 3から読み出された命令を格納する動作を行う命令フェ ッチ部11と、命令フェッチ部11から送り出された命 令を解析する命令デコード部12と、演算時に使用する と、命令実行に必要な算術や論理演算を行う演算処理部 14と、命令アコード部12によって解析された命令の 動作を行う命令実行制御部15と、後述するメモリ装置 3にアクセスするバスインタフェース部16と、命令実 行中に使用するデータを取り出す為に命令デコード部1 2によって取り出されたオペランドから後述するメモリ 装置3に対するアドレスを生成するアドレス生成部17 から構成される。

【0003】3は制御命令、および命令の実行で使用す て、アドレス生成部に、生成したアドレスがデバッグを 30 るデータ等を格納するメモリ装置である。4は命令実行 部1がメモリ装置3のアドレスを出力するアドレス線、 5はメモリ装置へのデータの書き込み、読み出しに使用 するデータ線である。

> 【0004】図19は従来の制御命令処理装置の動作を 示すフローチャート、図20は命令の一般的なフォーマ ットであり、81はオペコード、82はオペランド、8 2aはセグメントNo、82bはオフセット、82cは インデックスNo、82dはアクセス情報である。又、 図21はアドレス生成フローである。

【0005】次に動作について図18の構成図、図19 40 のフローチャートを用いて説明する。

(1)命令実行制御部15では命令実行の一連の動作を 管理しており、SIで命令実行の為に必要な命令を取込 む為に命令フェッチ要求を命令フェッチ部11に通知す

【0006】(2)命令フェッチ部11は実行する命令 の番号を管理するプログラムカウンタを内蔵しており、 プログラムカウンタの値から命令が格納されているアド レスを生成し、メモリ装置3にアクセスする為のアクセ 50 ス要求をバスインタフェース部16に通知する。

【0007】(3)バスインタフェース部16はメモリ 装置3に対するリードアクセスを行い、取込んだ命令を 命令フェッチ部11へ格納する。ここで命令のフォーマットは一般的に図20の様になっており、81は命令の 種別を示すオペコード、82は演算に使用するオペランドであり、即値(イミディエート)の場合、レジスタ番号を示す場合、メモリ装置のアドレスを示す場合等がある。

【0008】図20ではメモリ装置のアドレスを論理アドレスフォーマットで示した場合を示しており、82aはセグメントNo、82bはセグメントのベース位置からのオフセット、82cはインデックスNo、82dはアクセス幅等を示すアクセス情報である。

【0009】(4) S2では格納された命令が命令デコード部12で解析され、命令実行に必要な動作、及びタイミング制御情報を命令実行制御部15へ通知し、メモリ装置3に格納されているデータが必要な場合はアドレスを生成する為にアドレスを生成する為の情報をアドレス生成部17へ通知する。

【0010】(5) S3ではアドレス生成部17が命令 20 実行で必要なデータをメモリ装置3から読み込む為に、命令デコード部12から送られる命令オペランド(図20の82)より、セグメントNo:82aとインデックスNo:82cを元に演算用レジスタファイル13から取り出した設定レジスタの値とアクセス情報82dとオフセット82bからアドレスを生成する。この時のアドレス生成フローは図21に示す。

【0011】(6)次にS4において命令実行制御部15はアドレス生成部17で生成されたアドレスを元にメモリ装置3へのアクセス要求をバスインタフェース部16へ通知する。

(7)バスインタフェース部 1 6 はメモリ装置 3 から演算に必要なデータをリードし、演算処理部 1 4 へ送り出す。

【0012】(8) S5において演算処理部14はバスインタフェース部16から送られたデータと演算用レジスタファイル13から送られるレジスタの値を使用して演算を行い実行結果を演算用レジスタファイル13に書き戻す。以上の動作により制御命令の1命令実行が完了する。

[0013]

【発明が解決しようとする課題】上記の通り、従来の制御命令処理装置における命令実行のフローは、命令をフェッチ、デコードした後、アドレスを生成し、メモリ装置へのアクセスを行ってデータを取込み演算を行うというフローであるが、メモリ装置にアクセスする場合、命令デコードとメモリ装置へのアクセスの間に必ずアドレスを生成する必要があり、その分命令実行が遅くなるという問題があった。

【0014】この発明は以上の問題を解消する為になさ 50 か1項において、チェック機能でのチェック結果がメモ

・ れたもので、命令デコードからメモリ装置へのアクセス

までの時間を短縮し、命令を高速に実行できる制御命令 処理装置を提供する事を目的とする。

[0015]

【課題を解決するための手段】(1)この発明に係る制御命令処理装置は、命令を実行する命令実行部と、命令および命令実行で使用するデータを格納するメモリ装置と、命令のオペランドから上記メモリ装置のデータ領域へアクセスするためのアドレスを生成するアドレス生成部とを備え、上記命令実行部による命令のフェッチおよびデコードと並列に上記アドレス生成部で上記フェッチした命令のオペランドからアドレスを生成し、この生成したアドレスに対応する上記メモリ装置のデータ領域にアクセスするようにしたものである。

【0016】(2)また、上記(1)において、アドレス生成部に、フェッチした命令のオペランドがメモリ装置の使用領域を指定しているか否かをチェックするチェック機能を設け、そのチェック結果に応じて上記メモリ装置へのアクセスを中止するようにしたものである。

【0017】(3)また、上記(1)において、アドレス生成部に、生成したアドレスが設定したアドレスの範囲内か否かをチェックするチェック機能を設け、そのチェック結果に応じて上記メモリ装置へのアクセスを中止するようにしたものである。

【0018】(4)また、上記(1)において、アドレス生成部に、フェッチした命令のオペランドがメモリ装置のライト禁止領域を指定しているか否かをチェックするチェック機能を設け、そのチェック結果に応じて上記メモリ装置へのライトアクセスを中止するものである。

【0019】(5)また、上記(1)において、アドレス生成部に、生成したアドレスがデバッグを実行するためのアドレスと一致しているか否かをチェックするチェック機能を設け、そのチェック結果に応じてデバッグモードに移行するものである。

【0020】(6)また、上記(1)において、上記アドレス生成部に、命令をフェッチするアドレスがデバッグを実行するためのアドレスと一致しているか否かをチェックするチェック機能を設け、そのチェック結果に応じてデバッグモードに移行するものである。

【0021】(7)また、上記(1)~(6)のいずれか1項において、命令実行部からのアドレスでメモリ装置へアクセスするか、または、アドレス生成部で生成したアドレスで上記メモリ装置にアクセスするかを切り替える切替手段を設け、命令フェッチの場合は、命令実行部からのアドレスでメモリ装置へアクセスし、上記メモリ装置のデータ領域にアクセスする場合は、上記アドレス生成部で生成したアドレスで上記メモリ装置にアクセスするよう切り替えるものである。

【0022】(8)また、上記(1)~(7)のいずれか1項において、チェック機能でのチェック特里がメモ

リ装置へのアクセス中止、または、デバッグモードへの 移行の場合は、アドレス生成部は命令実行部に割り込み 通知をしてアクセス中止、または、デバッグモードへの 移行を行うようにしたものである。

[0023]

【発明の実施の形態】実施の形態 1. 図 1 は実施の形態 1 の構成図である。図において、1 は命令実行部であり、後述するメモリ装置 3 から読み出された命令を格納する動作を行う命令フェッチ部 1 1 と、命令フェッチ部 1 1 と、命令フェッチ部 2 と、演算時に使用するレジスタの集まりである演算用レジスタファイル 1 3 と、命令実行に必要な算術や論理演算を行う演算処理部 1 4 と、命令デコード部 1 2 によって解析された命令の動作を行う命令実行制御部 1 5 と、後述するメモリ装置 3 にアクセスするバスインタフェース部 1 6 から構成される。

【0024】3は制御命令、又命令の実行で使用するデータ等を格納するメモリ装置である。4は命令実行部1がメモリ装置3のアドレスを出力するアドレス線、5はメモリ装置へのデータの書き込み、読み出しに使用するデータ線である。

【0025】2は命令実行中に使用するデータをメモリ 装置3から取り出す為にオペランドからアドレスを生成 するアドレス生成部で、21はアドレス線4を監視し、 メモリ装置3内の命令へのアクセスを検出するアクセス 検出部、22はアドレスの生成に必要な設定レジスタの 集まりである設定用レジスタファイル、22aはセグメ ント番号に対応するベースアドレス値を格納するセグメ ントレジスタ、22bはインデックスレジスタ、22c は後述するアドレス計算部の出力を格納するアドレス格 30 納レジスタ、23はデータ線5から取込まれた命令のオ ベランドとセグメントレジスタ22a、インデックスレ ジスタ22bの値を元にアドレスを計算するアドレス計 算部である。又、図2は実施の形態1の動作(1命令実 行時の動作)の概要を示すフローチャートで、図3、図 4は図2のフローの詳細動作を示すフローチャートであ る。

【0026】次に動作について図1の構成図、図2、図3、図4のフローチャートを用いて説明する。

(1)命令実行制御部 15 では命令実行の一連の動作を 40 管理しており、ステップ S1 で命令実行の為に必要な命令を取込む為に命令フェッチ要求を命令フェッチ部 11 に通知する (T1)。

【0027】(2)命令フェッチ部11は実行する命令の番号を管理するプログラムカウンタを内蔵しており、プログラムカウンタの値から命令が格納されているアドレスを生成し(T2)、

(3) メモリ装置3にアクセスする為のアクセス要求を バスインタフェース部16に通知する(T3)。

【0028】(4)バスインタフェース部 16はメモリ 50 5、T28)。以上の動作により制御命令の 1命令実行

装置3に対するリードアクセスを行う(T4)。

(5) バスインタフェース | 6は、取込んだ命令を命令 フェッチ部 | 1 へ格納する(T5)。(S1はT1~T 5に相当)

【0029】(6)格納された命令が命令デコード部12で解析され、命令実行に必要な動作、及びタイミング制御情報を命令実行制御部15へ通知する(S2、T6)。

【0030】(7)一方アドレス生成部2のアクセス検10 出部21ではアドレス線4を常に監視しており、アクセス検出部21はメモリ装置3に対するリードアクセス検出すると(T11)、

(8) そのタイミングでのデータをデータ線 5 からアドレス計算部 2 3 へ取込み (T 1 2)、

【0031】(9)命令実行部1において命令フェッチ (S1)、命令デコード(S2)を行っている間にオペ コードからアドレス計算を行い(T13)、

(10) アドレス格納レジスタ22cへ格納する(T14)。(S3はT11~T14に相当)

【0032】この時のアドレス生成フローは図21と同様であり、 NOP命令等の様にオペランドが不要、あるいは即値、内部レジスタである等に関わらず無条件に論理アドレスフォーマットとしてアドレス計算を行う。

【0033】(11)命令実行部1では、命令デコードの結果、メモリ装置3に格納されているデータが演算に必要な場合、命令実行制御部15がその旨をバスインタフェース部16に通知する(T21)。

(12) バスインタフェース部16は、アドレス格納レジスタ22cに格納されているアドレスを取込む為に、まずアドレス線4にアドレス格納レジスタ22cに対するアドレスを出力する(T22)。

【0034】(13)アクセス検出部21は、アドレス格納レジスタ22cへのアクセスである事を認識すると、アドレス格納レジスタ22cの値を、データ線5に出力する(T23)。

(14) バスインタフェース部 16はデータ線 5に出力 されたアドレス格納レジスタ 22cの値を取り込む(T 24)。

【0035】(15)そして取り込んだアドレス格納レジスタ22cの値をメモリ装置3に対するアドレスとしてアドレス線4に乗せかえ(T25)、

(16)メモリ装置3から演算に必要なデータをデータ 線5を経由してリードアクセスし(T26)、

(17)演算処理部14へ送り出す(T27)。(S4はT21~T27に相当)

【0036】(18)演算処理部14はバスインタフェース部16から送られたデータと演算用レジスタファイル13から送られるレジスタの値を使用して演算を行い実行結果を演算用レジスタファイル13に書き戻す(S

6

が完了する。

【0037】アドレス生成部2では、絶えずオペランド からアドレス生成を行うが、もし、命令デコードの結 果、NOP (No Operation) 命令等の様にオペランドが 不要、あるいは即値、内部レジスタである等の場合は、 命令実行制御部 15は、バスインタフェース部 16に起 動をかける必要が無く(アドレス格納レジスタ22cに アクセスする必要は無い)、S4を実行せず、S5に移 行することで、命令実行部しのみで処理を終わらせる (つまりこの場合、アドレス生成部 2 では不正なアドレ ス計算を行っていることになるが、命令実行部1で使用 しないので問題は発生しない)。

7

【0038】なお、上記説明はメモリ装置3のデータ領 域からデータをリードする場合であるが、データをライ トする場合についてもアドレスを生成する動作はリード の場合と同様であり、リードするかライトするかは、命 令の種類(オペコード)により区別される。なお、ライ トの場合は演算処理後にメモリ装置3への書き込み動作 となる。

【0039】以上のように、命令実行部とメモリ装置を 接続するアドレス線とデータ線にアドレス生成部を接続 し、命令実行部による命令フェッチ、デコードと並列に アドレスを生成し、メモリ装置のデータにアクセスする タイミングで、生成されたアドレスをデータ線を経由し てアドレス線に乗せかえることにより、命令実行の高速 化が可能となる。

【0040】実施の形態2.図5は実施の形態2の構成 図である。図において、実施の形態1で用いた図1と同 一記号のものは同等機能である。但し、22cは後述す るセグメントエラー検出部の出力であるセグメントエラ ー情報 E 1 と有効アドレス V A を格納するアドレス格納 レジスタである。22 dはセグメントの使用情報(使 用、未使用)を格納するセグメント設定レジスタであ る。25は未使用セグメントに対するアクセスを検出す るセグメントエラー検出部である。なお、使用情報で未 使用とは、メモリ装置3に存在しない空きのアドレス空 間である。そして、セグメント設定レジスタ22dへの 使用情報の設定は予め制御命令を実行する前に命令実行 部1により設定される。図6は実施の形態2の動作の詳 細を示すフローチャートである。

【0041】次に動作について図5の構成図、図20の 論理アドレスフォーマット、図2、図6のフローチャー トを用いて説明する。

(1)命令実行部1による命令フェッチS1、命令デコ ードS2までの動作(T30、T31)、アドレス生成 部2によるアドレス生成S3までの動作(T40、T4 1、T 4 6) は実施の形態 1 と同等である。

【0042】(2)但し、アドレス生成部2によるアド レス生成S3時に、セグメントエラー検出部25が、セ ント設定レジスタ22dとデータ線5に含まれる命令内 のセグメントNo. 82 aを参照する(T42)。

(3) セグメントNo. 82aに対応する、セグメント 設定レジスタ22dのセグメント使用情報(使用、未使 用)が使用であれば正常を、未使用であればセグメント エラーを、アドレス格納レジスタ22cのセグメントエ ラー情報E1へ格納する(T43、T44、T45)。 【0043】(4)一方、命令実行部1における命令デ コードの結果、メモリ装置3に格納しているデータが演 算に必要な場合、命令制御部15がその旨をバスインタ フェース部16に通知し、アドレス格納レジスタ22c へのアクセスを行う。その際に、バスインタフェース部 16は、セグメントエラー情報E1およびアドレスVA を参照し(T32)、

(5) セグメントエラーを検出した場合には(T3 3)、

(6)命令実行制御部15にセグメントエラーを通知す る(T35)。

【0044】(7)その後、命令実行制御部15は不正 アドレス空間へのアクセスを行なわないようにする(T 36)。なお、アクセスを行わない場合は、一般に処理 動作を停止させる。

(8) セグメントエラーが発生していない場合の動作 は、実施の形態1と同等であり、実施の形態1のT25 以降を実行する(T34)。

【0045】以上のように、命令実行部とメモリ装置を 接続するアドレス線とアータ線にアドレス生成部を接続 し、命令実行部による命令フェッチ、デコードと並列に セグメントエラー検出を行ない、不正アドレス空間へア クセスする時間を排除することにより、命令実行の高速 化が可能となる。

【0046】実施の形態3.図7は実施の形態3の構成 図である。図において、実施の形態1で用いた図1と同 一記号のものは同等機能である。但し、22cは後述す るリミットエラー検出部26の出力であるリミットエラ ー情報E2と、有効アドレスVAを格納するアドレス格 納レジスタである。22eはアドレスの上限を設定する リミット設定レジスタ、26はアドレス計算部23から 入力されたアドレスとリミット設定レジスタ22eに設 40 定されたアドレスとを比較するリミットエラー検出部で ある。なお、リミット設定レジスタ22eへのアドレス 上限値の設定は予め制御命令を実行する前に命令実行部 1により設定される。

【0047】次に動作について図7の構成図、図2のフ ローチャートを用いて説明する。なお、この実施の形態 3では実施の形態2の図6に示すような詳細のフローは 省略しているが、図6のステップT41~T45が異な り、その他のステップは同一である。

(1)命令実行部1による命令フェッチS1、命令デコ グメントの使用情報(使用、未使用)を格納するセグメ 50 ードS2までの動作、アドレス生成部2によるアドレス 生成S3までの動作は実施の形態1と同等である。

- (2) 但し、アドレス生成部 2 によるアドレス生成S 3 時に、リミットエラー検出部 2 6 が、アドレスの上限が格納されているリミット設定レジスタ 2 2 e とアドレス計算部 2 3 で計算された結果を比較する。
- (3) 検出されたアドレスがリミット設定レジスタ22 eの値より小さい場合は正常を、大きい場合はエラー情報を、アドレス格納レジスタ22cのリミットエラー情報E2へ格納する。
- 【0048】(4)命令実行部1における命令デコードの結果、メモリ装置3へアクセスする場合、命令実行制御部15がその旨をバスインタフェース部16に通知し、アドレス格納レジスタ22cへのアクセスを行う。
- (5) その際に、バスインタフェース部16はリミットエラー情報E2を参照し、リミットエラーを検出した場合には、命令実行制御部15にリミットエラーを通知する
- (6) その後、命令実行制御部 1 5 は不正アドレス空間 へのアクセスを行わないようにする。
- (7) リミットエラーが発生していない場合の動作は実 20 施の形態 1 と同等である。
- 【0049】なお、アドレスは上限と下限があるので、下限の場合にも適用可能である。つまり設定したアドレスの範囲内か否かをチェックすることができる。以上のように、命令実行部とメモリ装置を接続するアドレス線とデータ線にアドレス生成部を接続し、命令実行部による命令フェッチ、デコードと並列に、命令実行部からのアドレスが設定したアドレスの範囲内か否かのリミットエラーをチェックし、不正アドレス空間へアクセスする時間を排除することにより、命令実行の高速化が可能となる。
- 【0050】実施の形態4.図8は実施の形態4の構成図である。図において、実施の形態1で用いた図1と同一記号のものは同等機能である。但し、22cは後述するライト禁止属性エラー検出部の出力であるライト禁止属性エラー情報E3と有効アドレスVAを格納するライト禁止属性を持つアドレス空間に対するアクセスを検出するライト禁止属性を持つアドレス空間に対するアクセスを検出するライト禁止属性エラー検出部である。27はライト禁止属性エラー検出部である。なお、ライト禁止は例えば、リードオンリーメモリ(ROM)等でリードは可能であるが、ライトは不可の領域(セグメント)であり、ライト禁止属性設定レジスタ22fへのライト禁止の設定は予め制御命令を実行する前に命令実行部1により設定される。
- 【0051】次に動作について図8の構成図、図20の 論理アドレスフォーマット、図2のフローチャートを用 いて説明する。
- (1) 命令実行部1による命令フェッチS1、命令デコードS2までの動作、アドレス生成部2によるアドレス 50

生成 S 3 までの動作は実施の形態 1 と同等である。

(2) 但し、アドレス生成部 2 によるアドレス生成S 3 時に、ライト禁止属性エラー検出部 2 7 が、ライト禁止属性設定レジスタ 2 2 f とデータ線 5 に含まれる命令内のセグメントNo. 8 2 a を参照する。

10

- 【0052】(3)セグメントNo.82aに対応する、ライト禁止属性設定レジスタ22fのライト禁止属性が正常であれば正常を、禁止であればライト禁止属性エラーを、アドレス格納レジスタ22cのライト禁止属10性エラー情報E3へ格納する。
 - (4)命令実行部 | における命令デコードの結果、メモリ装置 3 ヘアクセスする場合、命令制御部 | 5 がその旨をバスインタフェース部 | 6 に通知し、アドレス格納レジスタ 2 2 c へのアクセスを行う。
 - 【0053】(5)その際に、バスインタフェース部16は、ライト禁止属性エラー情報E3を参照し、ライト禁止属性エラーを検出した場合には、命令実行制御部15にライト禁止属性エラーを通知する。
 - (6) その後、命令実行制御部 | 5 は不正アドレス空間 へのアクセスを行なわないようにする。
 - (7) ライト禁止属性エラーが発生していない場合の動作は実施の形態 | と同等である。
 - 【0054】以上のように、命令実行部とメモリ装置を接続するアドレス線とデータ線にアドレス生成部を接続し、命令実行部による命令フェッチ、デコードと並列にライト禁止属性エラー検出を行ない、不正アドレス空間へアクセスする時間を排除することにより、命令実行の高速化が可能となる。
- 【0055】実施の形態5. 図9は実施の形態5の構成30 図である。図において、実施の形態1で用いた図1と同一記号のものは同等機能である。但し、22cは後述するアドレス一致検出部28の出力であるアドレス一致情報E4と、有効アドレスVAを格納するアドレス格納レジスタである。22gはデバッグ用アドレスを格納するアドレス一致設定レジスタ、28はアドレス計算部23から入力されたアドレスとアドレス一致設定レジスタ22gに設定されたアドレスとを比較するアドレス一致検出部である。なお、アドレス一致設定レジスタ22gへのアドレスの設定は予め制御命令を実行する前に命令実40行部1により設定される。
 - 【0056】次に動作について図9の構成図、図2のフローチャートを用いて説明する。
 - (1)命令実行部1による命令フェッチS1、命令デコードS2までの動作、アドレス生成部2によるアドレス生成S3までの動作は実施の形態1と同等である。
 - (2) 但し、アドレス生成部 2 によるアドレス生成 S 3 時に、アドレス一致検出部 2 8 が、デバッグ用アドレスが格納されているアドレス一致設定レジスタ 2 2 g とアドレス計算部 2 3 で計算された結果を比較する。
 - 【0057】(3)アドレス計算部23で計算されたア

ドレスがアドレス一致設定レジスタ22gの値と一致し ない場合は正常を、一致している場合はアドレス一致情 報を、アドレス格納レジスタ22cのアドレス一致情報 E4へ格納する。

(4) 命令実行部1における命令デコードの結果、メモ リ装置へアクセスする場合、命令実行制御部 15 がその 旨をバスインタフェース部16に通知し、アドレス格納 レジスタ22cへのアクセスを行う。

【0058】(5)その際に、バスインタフェース部1 6はアドレス一致情報 E4を参照し、アドレス一致を検 10 出した場合には、命令実行制御部15にアドレス一致を 通知する。

(6) 命令実行の完了後、命令実行制御部 15はデバッ グモードに入る。

(7) アドレスが一致しない場合の動作は実施の形態1 と同等である。

【0059】以上のように、命令実行部とメモリ装置を 接続するアドレス線とデータ線にアドレス生成部を接続 し、命令実行部による命令フェッチ、デコードと並列 に、命令のオペランドから生成されるアドレスがデバッ グの為のアドレスと一致しているか否かをチェックし、 アバッグモードへの移行時間を高速に行うことにより、 命令実行の髙速化が可能となる。

【0060】実施の形態6.図10は実施の形態6の構 成図である。図において、実施の形態1で用いた図1と 同一記号のものは同等機能である。24はアドレス線4 とアドレス格納レジスタ22cの値を切り替えるアドレ ス切替部、6はアドレス切替部によって出力されるメモ リアドレス線である。図11は実施の形態6の動作を示 すフローチャートである。

【0061】次に動作について図10の構成図、図2、 図11のフローチャートで説明する。

(1)命令実行部1による命令フェッチS1、命令デコ ードS2までの動作(U1)、アドレス生成部2による アドレス計算、及びアドレス格納レジスタ22cへの格 納までの動作(Ull、Ul2)は実施の形態1と同等 である。

【0062】但し、アクセス検出部21は、バスインタ フェース部16がメモリ装置3へアクセスする場合は、 アドレス線4の値をメモリアドレス線6に、アドレス格 40 納レジスタ22cへのアクセスする場合は、アドレス格 納レジスタ22cの値をメモリアドレス線6へ出力する 様にアドレス切替部24を制御する。ステップUlで は、アクセス検出部21はアドレス切替部24でアドレ ス線4とメモリアドレス線6とを接続状態にしておき、 通常命令フェッチを行っている場合にはメモリアドレス 線6にアドレス線4の値が出力される。

【0063】(2)命令実行部1における命令デコード の結果、メモリ装置3に格納されているデータが演算に フェース部16に通知する(U2)。

(3) アドレス格納レジスタ22cへのアクセスを行 う。この時メモリ装置3からデータをリードする場合 は、アドレス格納レジスタ22cヘアクセスするための アドレスをアドレス線4へ出力し、アドレス格納レジス タ22cへのリードを行う(U3)。(なお、メモリ装 置3へデータをライトする場合は、アドレス格納レジス タ22cへのライトを行う。)

【0064】(4)アクセス検出部21は、アドレス線 4の値を解析し、アドレス格納レジスタ22cへのアク セスである事を認識すると、アドレス格納レジスタ22 cの値をメモリアドレス線6へ出力する様にアドレス切 替部 2 4 を制御する(U4)。

(5) その後は、バスインタフェース部16はメモリ装 置3から演算に必要なデータをデータ線5を経由してリ ードし、演算処理部!4へ送り出すという、実施の形態 1のT26以降と同様の動作を実行する(U5)。

【0065】以上のように、命令実行部とメモリ装置を 接続するアドレス線とデータ線にアドレス生成部を接続 し、命令実行部による命令フェッチ、アコードと並列に アドレスを生成し、メモリ装置のデータにアクセスする タイミングで、生成されたアドレスを高速に切り替える ことにより、命令実行の高速化が可能となる。

【0066】実施の形態7.図12は実施の形態7の構 成図である。図において、実施の形態2で用いた図5あ るいは実施の形態6で用いた図10と同一記号のものは 同等機能である。但し、7aはセグメントエラー検出割 込み通知線である。

【0067】次に動作について図12の構成図、図2の フローチャートを用いて説明する。

(1)命令実行部1による命令フェッチS1、命令デコ ードS2までの動作、アドレス生成部2によるアドレス 生成 S 3 までの動作は実施の形態 6 と同等である。

(2) 但し、アドレス生成 S 3 時に、セグメントエラー 検出部25によって検出されたセグメントエラー情報 は、アドレス格納レジスタ22cのセグメントエラー情 報E1に格納されるとともに、セグメントエラー検出割 込み通知線7aを経由して命令実行制御部15に通知さ れる。

【0068】(3)命令実行制御部15は、命令デコー ドの結果、メモリ装置3に格納されているデータが演算 に必要な場合、セグメントエラー検出割込み通知線7a をチェックし、セグメントエラーが検出されれば、バス インタフェース部16への起動を行なわない。

(4) その結果として、命令実行部 1 は不正アドレス空 間へのデータアクセスを中止する。

(5) セグメントエラーが発生していない場合の動作は 実施の形態6と同様に行う。

【0069】以上のように、命令実行部とメモリ装置を 必要な場合、命令実行制御部 1 5 がその旨をバスインタ 50 接続するアドレス線とデータ線にアドレス生成部を接続

12

し、命令実行部による命令フェッチ、デコードと並列に セグメントエラー検出を行ない、命令実行部に割込み通 知することで、不正アドレス空間へアクセスする時間を 排除することにより、命令実行の高速化が可能となる。

【0070】実施の形態8.図13は実施の形態8の構 成図である。図において、実施の形態3で用いた図7あ るいは実施の形態6で用いた図10と同一記号のものは 同等機能である。但し、7 b はリミットエラー検出割込 み通知線である。

【0071】次に動作について図13の構成図、図2の 10 ある。 フローチャートを用いて説明する。

(1)命令実行部1による命令フェッチS1、命令デコ ードS2までの動作、アドレス生成部2によるアドレス 生成S3までの動作は実施の形態6と同等である。

(2) 但し、アドレス生成S3時にリミットエラー検出 部26によって検出されたリミットエラー情報は、アド レス格納レジスタ22cのリミットエラー情報E2に格 納されるとともに、リミットエラー検出割込み通知線7 bを経由して命令実行制御部15に通知される。

【0072】命令実行制御部15は、命令デコードの結 果、メモリ装置3に格納されているデータが演算に必要 な場合、リミットエラー検出割込み通知線7bをチェッ クし、リミットエラーが検出されれば、バスインタフェ ース部16への起動を行わない。その結果として、命令 実行部1は不正アドレス空間へのデータアクセスを中止 する。リミットエラーが発生していない場合の動作は実 施の形態6と同等である。

【0073】以上のように、命令実行部とメモリ装置を 接続するアドレス線とデータ線にアドレス生成部を接続 し、命令実行部による命令フェッチ、デコードと並列に アドレスを生成し、アドレスを生成したタイミングでア ドレスが上限か否かをチェックし、割込み通知線を通じ 命令実行制御部に伝達する事で、不正アドレス空間へア クセスする時間を排除することにより、命令実行の高速 化が可能となる。

【0074】実施の形態9.図14は実施の形態9の構 成図である。図において、実施の形態 4 で用いた図 8 あ るいは実施の形態6で用いた図10と同一記号のものは 同等機能である。但し、7cはライト禁止属性エラー検 出割込み通知線である。

【0075】次に動作について図14の構成図、図2の フローチャートを用いて説明する。

(1)命令実行部1による命令フェッチS1、命令デコ ードS2までの動作、アドレス生成部2によるアドレス 生成 S 3 までの動作は実施の形態 6 と同等である。

(2)但し、アドレス生成S3時に、ライト禁止属性エ ラー検出部25によって検出されたライト禁止属性エラ ー情報は、アドレス格納レジスタ 2 2 c のライト禁止属 性エラー情報E3に格納されるとともに、ライト禁止属 性エラー検出割込み通知線7cを経由して命令実行制御 50 10と同一記号のものは同等機能である。但し、22h

部15に通知される。

【0076】(3)命令実行制御部15は、命令デコー ドの結果、メモリ装置3に格納されているデータが演算 に必要な場合、ライト禁止属性エラー検出割込み通知線 7 cをチェックし、ライト禁止属性エラーが検出されれ ば、バスインタフェース部16への起動を行なわない。 (4) その結果として、命令実行部1は不正アドレス空

14

間へのデータアクセスを中止する。ライト禁止属性エラ ーが発生していない場合の動作は実施の形態 6 と同等で

【0077】以上のように、命令実行部とメモリ装置を 接続するアドレス線とデータ線にアドレス生成部を接続 し、命令実行部による命令フェッチ、デコードと並列に ライト禁止属性エラー検出を行ない、命令実行部に割込 み通知することで、不正アドレス空間へアクセスする時 間を排除することにより、命令実行の高速化が可能とな

【0078】実施の形態10. 図15は実施の形態10 の構成図である。図において、実施の形態5で用いた図 9あるいは実施の形態6で用いた図10と同一記号のも のは同等機能である。但し、7 dはアドレス一致検出割 込み通知線である。

【0079】次に動作について図15の構成図、図2の フローチャートを用いて説明する。

(1)命令実行部1による命令フェッチS1、命令デコ ードS2までの動作、アドレス生成部2によるアドレス 生成S3までの動作は実施の形態6と同等である。

(2) 但し、アドレス生成S3時に、アドレス一致検出 部28によって検出されたアドレス一致情報は、アドレ ス格納レジスタ22cのアドレス一致情報 E4に格納さ れるとともに、アドレス一致検出割り込み線7dを経由 して命令実行制御部15に通知される。

【0080】(3)命令実行制御部15は、命令デコー ドの結果、メモリ装置3に格納されているデータが演算 に必要な場合、アドレス一致検出割り込み線7dをチェ ックし、アドレス一致が検出されれば、命令実行完了 後、命令実行制御部 15はデバッグモードに入る。

(4)アドレスが一致しない場合の動作は実施の形態6 と同等である。

【0081】以上のように、命令実行部とメモリ装置を 接続するアドレス線とデータ線にアドレス生成部を接続 し、命令実行部による命令フェッチ、デコードと並列に アドレスを生成し、アドレスを生成したタイミングでア ドレスがデバッグ用アドレスと一致しているかをチェッ クし、割込み通知線を通じ命令実行制御部に伝達する事 で、デバッグモードへの移行時間を髙速に行うことによ り、命令実行の髙速化が可能となる。

【0082】実施の形態11.図16は実施の形態11 の構成図である。図において、実施の形態6で用いた図 は (デバッグの為に) 命令フェッチS 1 時のアドレスで 命令実行を停止する為のPC一致設定レジスタである。 29はPC-致検出部である。7eはPC-致検出割込 み通知線である。なお、PC一致設定レジスタ22hへ のアドレスの設定は予め制御命令を実行する前に命令実 行部1により設定される。図17は実施の形態11の動 作のフローチャートである。

15

【0083】次に動作について図16の構成図、図2の フローチャートを用いて説明する。

(1) 命令実行部1による命令フェッチS1、命令デコ 10 理装置の動作を示すフローチャートである ードS2までの動作、アドレス生成部2によるアドレス 生成 S 3 までの動作は実施の形態 6 と同等である。

【0084】(2)但し、PC一致検出部29はバスイ ンタフェース部16からアドレス線4に出力されるアド レスとPC一致設定レジスタ22hに格納されたアドレ スの一致を常に監視する(S6)。

(3)一方、SIからS3までの動作後、データアクセ スS4と演算処理S5の動作は実施の形態6と同等であ

【0085】(4) PC一致検出部29でPC一致を検 20 処理装置の構成図である。 出した場合には(S7)、

(5) PC一致検出割込み通知線7eを通して、命令実 行制御部15にPC一致検出割込みを通知する。命令実 行の完了後、命令実行制御部 1 5 はデバッグモードに入 る(S8)。

(6) PC一致検出が発生していない場合の動作は、実 行を終了する。

【0086】以上のように、命令実行部とメモリ装置を 接続するアドレス線とデータ線にアドレス生成部を接続 し、命令実行部による命令フェッチと並列にPC一致検 30 1 命令実行部 出を行ない、命令実行部に割込み通知することで、デバ ッグモードへの移行時間を高速に行うことにより、命令 実行の高速化が可能となる。

[0087]

【発明の効果】以上のようにこの発明によれば、命令フ ェッチ、命令デコードを行うのと並列にアドレスを生成 するので、命令実行の高速化が可能となる。

【図面の簡単な説明】

【図1】 この発明の実施の形態 1 による制御命令処理 装置の構成図である。

【図2】 この発明による実施の形態 1 による制御命令 処理装置の動作を示すフローチャートである

この発明による実施の形態1による制御命令 【図3】 処理装置の動作を示す詳細フローチャートである

この発明による実施の形態1による制御命令 処理装置の動作を示す詳細フローチャートである

この発明の実施の形態2による制御命令処理 【図5】 装置の構成図である。

この発明の実施の形態2による制御命令処理 【図6】 装置の動作を示すフローチャートである

16 【図7】 この発明の実施の形態3による制御命令処理 装置の構成図である。

【図8】 この発明の実施の形態4による制御命令処理 装置の構成図である。

この発明の実施の形態5による制御命令処理 【図9】 装置の構成図である。

【図 1 0 】 この発明の実施の形態6による制御命令処 理装置の構成図である。

【図 1 1】 この発明の実施の形態6による制御命令処

【図 1 2 】 この発明の実施の形態7による制御命令処 理装置の構成図である。

【図13】 この発明の実施の形態8による制御命令処 理装置の構成図である。

この発明の実施の形態9による制御命令処 【図14】 理装置の構成図である。

この発明の実施の形態10による制御命令 【図15】 処理装置の構成図である。

【図 16】 この発明の実施の形態 1 1 による制御命令

【図 17】 この発明の実施の形態 11による制御命令 処理装置の動作を示すフローチャートである

【図 18】 従来の制御命令処理装置の構成図である

【図19】 従来の制御命令処理装置の動作を示すフロ ーチャートである。

【図20】 一般的な命令のフォーマットを示す図であ

【図21】 アドレスの生成フローを示す図である。 【符号の説明】

2 アドレス生成

部

4 アドレス線

5 データ線

6 メモリアドレス線

7a セグメントエラ

ー検出割込み通知線

7b リミットエラー検出割込み通知線

7 c ライト禁止属性エラー検出割込み通知線

7d アドレス一致検出割込み通知線 7e PC一致 検出割込み通知線

11 命令フェッチ部

12 命令デコー

40 ド部

13 演算用レジスタファイル

14 演算処理部

15 命令実行制御部

16 バスインタ

フェース部

21 アクセス検出部

22 設定用レジ

スタファイル

22a セグメントレジスタ

22b インデッ

クスレジスタ

22c アドレス格納レジスタ

22d セグメン

ト設定レジスタ

50 22e リミット設定レジスタ

22f インデッ

クスレジスタ

22g アドレス一致設定レジスタ 22h PC一致 設定レジスタ

23 アドレス計算部

24 アドレス切

替部

25 セグメントエラー検出部

26 リミットエ

ラー検出部

18 27 ライト禁止属性エラー検出部 28 アドレスー 致検出部

E1 セグメントエラー情報

E 2 リミット

エラー情報


E3 ライト禁止属性エラー情報


E4 アドレス


一致情報


VA 有効アドレス


[図1]














【図21】



【図12】



【図13】



【図14】

